- l -

• l_brace : llvm::tgtok
• l_paren : llvm::tgtok
• l_square : llvm::tgtok
• LabelStr : llvm::lltok
• LADD : llvm::X86ISD , llvm::XCoreISD
• LAND : llvm::X86ISD
• LANE_MASK : llvm::AMDGPU::Swizzle
• LANE_MAX : llvm::AMDGPU::Swizzle
• LANE_NUM : llvm::AMDGPU::Swizzle
• LANE_SHIFT : llvm::AMDGPU::Swizzle
• Large : llvm::CodeModel , llvm::PIELevel
• LAST_AMDGPU_ISD_NUMBER : llvm::AMDGPUISD
• LAST_KNOWN_SECTION_TYPE : llvm::MachO
• last_non_AMDGPU_intrinsic : llvm::SIIntrinsic
• LAST_VALID_COND : llvm::X86
• LastCallArg : llvm::NVPTXISD
• LastTargetFixupKind : llvm::AArch64 , llvm::AMDGPU , llvm::ARM , llvm::AVR , llvm::Hexagon , llvm::Lanai , llvm::Mips , llvm::MSP430 , llvm::PPC , llvm::Sparc , llvm::SystemZ , llvm::WebAssembly , llvm::X86
• LatenciesAlone : llvm
• LatenciesAlonePlusConsecutive : llvm
• LatenciesGrouped : llvm
• Latency : llvm
• launder_invariant_group : llvm::Intrinsic
• lbrace : llvm::lltok
• LBRX : llvm::PPCISD
• LC_REQ_DYLD : llvm::MachO
• LCMPXCHG16_DAG : llvm::X86ISD
• LCMPXCHG16_SAVE_RBX_DAG : llvm::X86ISD
• LCMPXCHG8_DAG : llvm::X86ISD
• LCMPXCHG8_SAVE_EBX_DAG : llvm::X86ISD
• LCMPXCHG_DAG : llvm::X86ISD
• LD : llvm::ARM_MB
• LD1DUPpost : llvm::AArch64ISD
• LD1LANEpost : llvm::AArch64ISD
• LD1x2post : llvm::AArch64ISD
• LD1x3post : llvm::AArch64ISD
• LD1x4post : llvm::AArch64ISD
• LD2DUPpost : llvm::AArch64ISD
• LD2LANEpost : llvm::AArch64ISD
• LD2post : llvm::AArch64ISD
• LD3DUPpost : llvm::AArch64ISD
• LD3LANEpost : llvm::AArch64ISD
• LD3post : llvm::AArch64ISD
• LD4DUPpost : llvm::AArch64ISD
• LD4LANEpost : llvm::AArch64ISD
• LD4post : llvm::AArch64ISD
• LD_GOT_TPREL_L : llvm::PPCISD
• LDEXP : llvm::AMDGPUISD
• LdFrm : llvm::ARMII
• LDGV2 : llvm::NVPTXISD
• LDGV4 : llvm::NVPTXISD
• LDL : llvm::MipsISD
• LdMiscFrm : llvm::ARMII
• LDR : llvm::MipsISD
• LDS_1A : R600_InstFlag
• LDS_1A1D : R600_InstFlag
• LDS_1A2D : R600_InstFlag
• LdStExFrm : llvm::ARMII
• LdStMulFrm : llvm::ARMII
• LDUV2 : llvm::NVPTXISD
• LDUV4 : llvm::NVPTXISD
• LDWSP : llvm::XCoreISD
• LE : llvm::AArch64CC , llvm::ARCCC , llvm::ARMCC , llvm::NVPTX::PTXCmpMode , llvm::NVPTXCC
• Legal : llvm::LegalizeActions , llvm::outliner
• LegalTerminator : llvm::outliner
• lenientConversion : llvm
• Less : llvm::CodeGenOpt
• less : llvm::lltok , llvm::tgtok
• Let : llvm::tgtok
• LEU : llvm::NVPTX::PTXCmpMode
• LF_HaveColumns : llvm::codeview
• LF_None : llvm::codeview
• lfExactlyHalf : llvm
• lfExactlyZero : llvm
• LFIWAX : llvm::PPCISD
• LFIWZX : llvm::PPCISD
• lfLessThanHalf : llvm
• lfMoreThanHalf : llvm
• LGKM_CNT : llvm::SIInstrFlags
• Libcall : llvm::LegalizeActions
• lifetime_end : llvm::Intrinsic
• LIFETIME_END : llvm::ISD
• lifetime_start : llvm::Intrinsic
• LIFETIME_START : llvm::ISD
• Link : llvm::codeview
• List : llvm::tgtok
• LITERAL_CONST : llvm::AMDGPU::EncValues
• little : llvm::support
• LMUL : llvm::XCoreISD
• LN_First : llvm::PredicateInfoClasses
• LN_Last : llvm::PredicateInfoClasses
• LN_Middle : llvm::PredicateInfoClasses
• LO : llvm::AArch64CC , llvm::ARCCC , llvm::ARMCC , llvm::LanaiISD
• Lo : llvm::MipsISD
• LO : llvm::NVPTX::PTXCmpMode
• Lo : llvm::PPCISD , llvm::SPISD
• LOAD : llvm::ISD
• Load : llvm::SPII
• LOAD_CONFIG_TABLE : llvm::COFF
• LOAD_CONSTANT : llvm::AMDGPUISD
• LOAD_PARAM : llvm::NVPTXISD
• load_relative : llvm::Intrinsic
• LOADgot : llvm::AArch64ISD
• LoadParam : llvm::NVPTXISD
• LoadParamV2 : llvm::NVPTXISD
• LoadParamV4 : llvm::NVPTXISD
• LoadV2 : llvm::NVPTXISD
• LoadV4 : llvm::NVPTXISD
• LOCAL : llvm::NVPTX::PTXLdStInstCode
• LOCAL_ADDRESS : AMDGPUAS
• LOCAL_RECOVER : llvm::ISD
• LOCAL_SIZE_X : llvm::SI::KernelInputOffsets
• LOCAL_SIZE_Y : llvm::SI::KernelInputOffsets
• LOCAL_SIZE_Z : llvm::SI::KernelInputOffsets
• localaddress : llvm::Intrinsic
• LocalDynamic : llvm::TLSModel
• localescape : llvm::Intrinsic
• LocalExec : llvm::TLSModel
• localrecover : llvm::Intrinsic
• LocalVar : llvm::lltok
• LocalVarID : llvm::lltok
• LOCK : llvm::X86II
• LOCKShift : llvm::X86II
• log : llvm::Intrinsic
• log10 : llvm::Intrinsic
• log2 : llvm::Intrinsic
• Log2Alignment : llvm::LCOMM
• Log2CacheLine : llvm::IntervalMapImpl
• longjmp : llvm::Intrinsic
• LookupPtrRegClass : llvm::MCOI
• LOOP : llvm::AMDGPUISD
• LOR : llvm::X86ISD
• Lower : llvm::LegalizeActions
• lparen : llvm::lltok
• LRV : llvm::SystemZISD
• LS : llvm::AArch64CC , llvm::ARCCC , llvm::ARMCC , llvm::NVPTX::PTXCmpMode
• LS_NUM_USED_SGPRS : llvm::AMDGPU::PALMD
• LS_NUM_USED_VGPRS : llvm::AMDGPU::PALMD
• LS_SCRATCH_SIZE : llvm::AMDGPU::PALMD
• LSL : llvm::AArch64_AM , llvm::AArch64SE
• lsl : llvm::ARM_AM
• LSL : llvm::AVRISD
• LSLLOOP : llvm::AVRISD
• lsquare : llvm::lltok
• LSR : llvm::AArch64_AM , llvm::AArch64SE
• lsr : llvm::ARM_AM
• LSR : llvm::AVRISD
• LSRLOOP : llvm::AVRISD
• LSUB : llvm::X86ISD , llvm::XCoreISD
• LT : llvm::AArch64CC , llvm::ARCCC , llvm::ARMCC , llvm::NVPTX::PTXCmpMode , llvm::NVPTXCC
• LTU : llvm::NVPTX::PTXCmpMode
• LWL : llvm::MipsISD
• LWPINS : llvm::X86ISD
• LWR : llvm::MipsISD
• LXOR : llvm::X86ISD
• LXSIZX : llvm::PPCISD
• LXVD2X : llvm::PPCISD